UVM（Universal Verification Methodology）被称为系统级验证，主要原因如下：

一、验证范围覆盖

模块级验证

UVM 提供了模块级验证的基础功能，支持对单个硬件模块的功能验证，通过构建可重用的验证组件（如驱动、监视器、分析器等）实现模块接口和行为的验证。

系统级验证

UVM 的核心优势在于其可扩展性，能够将模块级验证扩展到系统级。通过组合模块级验证组件，UVM 可以验证整个硬件系统的功能、性能和交互，满足复杂系统（如 SoC、FPGA 等）的验证需求。

二、标准化框架与可重用性

UVM 提供了标准化的类库和框架结构，支持：

组件复用：

验证组件（如 DUT 驱动、接口分析器等）可在不同项目中共享，减少重复开发；

环境复用：通过标准接口实现仿真器与硬件加速器之间的验证环境复用，显著缩短验证周期。

三、技术演进与行业应用

UVM 在发展过程中继承了前身 OVM 的体系结构，并融合了 Synopsys 的 VMM（Verification Methodology Manual）寄存器解决方案，形成了完整的验证方法学体系。目前，UVM 已成为 FPGA、ASIC 及系统级设计验证的行业标准。

综上，UVM 通过模块化设计、标准化接口和可复用组件，实现了从模块级到系统级的完整验证能力，因此被称为系统级验证方法学。